(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-20350~

(43)公開日 平成5年(1993)1月29日

(51)Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

G 0 6 F 15/347

B 6798-5L

D 6798-5L

審査請求 未請求 請求項の数1(全 11 頁)

(21)出願番号

(22)出願日

特願平3-195968

平成3年(1991)7月10日

(71)出願人 000168285

甲府日本電気株式会社

山梨県甲府市大津町1088-3

(72)発明者 磯部 洋子

山梨県甲府市大津町1088-3 甲府日本電

気株式会社内


(74)代理人 弁理士 ▲柳▼川 信

(54)【発明の名称】 ベクトル処理装置

(57)【要約】

【目的】 リストベクトル命令を実行する場合、主記憶部をアクセスするアドレスが一致したときの処理を高速化する。

【構成】 主記憶部9をアクセスするアドレスが連続して同一であることがアドレス比較手段7により検出されると、最先のアドレスのみ主記憶部9へ送り、それに続く同一アドレスはアドレス情報削除手段10で削除する。主記憶部9から読出されたデータはデータ持ち回り手段17で保持して、アドレスが同一の場合に、順次この保持データをベクトル処理部1へ送出する。



1

【特許請求の範囲】

【請求項1】 データを格納するためのベクトルレジス タ及びこのベクトルレジスタの格納データについて演算 処理をなす演算手段を有するベクトル処理部と、記憶単 位である複数のバンクにより構成された主記憶部とを含 み、前記ペクトル処理部から送出されるデータをアドレ スとして前記主記憶部をアクセスする機能を有するベク トル処理装置であって、前記アクセスアドレスのうち連 続するアドレスが同一であるか否かを検出する手段と、 前記連続するアドレスが同一であることが検出されたと き、前記連続するアドレスのうち最先のアドレスについ て前記主記憶部をアクセスする手段と、このアクセスに より前記主記憶部から得られたデータを前記ベクトル処 理部へ送出すると共にこのデータを保持する手段と、こ の保持データを、前記最先のアドレスに続く同一アドレ スに対応して順次前記ベクトル処理部へ送出する手段と を含むことを特徴とするベクトル処理装置。

【発明の詳細な説明】

[0001]

【技術分野】本発明はベクトル処理装置に関し、特にリ ストベクトルを高速に実行するベクトル処理装置に関す る。

[0002]

【従来技術】従来、ベクトル処理部内のベクトルレジス 夕に格納されているデータをアドレスとして記憶部をア

X (I) = A (C (I)) + B (C (I))

ここで、ベクトルレジスタ2-1にはC(I)が格納され ていてデータはオール0であると仮定する。

【0007】図中、タイミング1はアドレスが格納され ているベクトルレジスタ2-1の読出しを示し、タイミン グ2はベクトルレジスタ2-1の内容に従い主記憶制御部 5を介して主記憶部9をアクセスするタイミングを示 し、タイミング3は主記憶部9からロードしたデータを 主記憶制御部9を介してベクトルレジスタに書込むタイ ミングを示す。

【0008】タイミング4は加算器3-1に被演算データ を入力するタイミングを、タイミング5は加算結果をベ クトルレジスタに書込むタイミングを夫々示す。更に、 タイミング6では、演算結果をベクトルレジスタから読 出してタイミング7に主記憶制御部5を介して主記憶部 9に結果を格納する。

【0009】まず、A(C(I))をロードするため に、C(I)が格納されているベクトルレジスタ2-1を 読出し(タイミング1-A)、C(I)をアドレスとし て主記憶制御部5を介して主記憶部9をアクセスする (タイミング2-A)。

【0010】 このとき、C(I) にはオール0が格納さ れているために、同一アドレスをアクセスすることにな るので、1個のデータのロードにTc かかる。従って、 処理要素数をNとすると主記憶部9をアクセスしている 50 をベクトルレジスタに書込むタイミングを示す。

クセスするリストベクトルを実行する際に、ベクトルレ ジスタに格納されているデータに関係なく必ず主記憶部 をアクセスしている。

2

【0003】一般に、あるパンク(記憶単位)内のデー タをアクセスすると、次に同一パンク内のデータがアク セス可能になるには一定の時間がかかる。ここではこの 時間のことをサイクルタイムと呼ぶ。

【0004】例えば、ベクトルレジスタに格納されてい るデータが全て同じ場合には、アドレスが一致するので 当然同じバンクを何回もアクセスすることになる。従っ て、処理要素数がN、サイクルタイムがTcとすると全 てのデータをアクセスするには(N*Tc)時間がかか ることになる。

【0005】従来のこの様なベクトル処理装置の例を図 4に示す。図4に示すような構成において、ベクトルレ ジスタ2-1~2-8はクロスバー4を経由して加算器3-1 を含む各演算器 3-1~3-4と接続されている。演算器 3 -1~3-4の演算結果は任意のベクトルレジスタ2-1~2 -8に格納することができ、ベクトルレジスタ2-1~2-8 20 は主記憶制御部5を介して主記憶部9にデータを送出し たり、主記憶部9からデータを受取ったりできるように なっている。

【0006】次式のような演算を例にとってリストベク トルの動作の説明を図5のタイミングチャートを参照し て説明する。

(I は整数)

-B).

時間はN*Tc になる。次に主記憶部9をアクセスして 得たデータを主記憶部5を介してベクトルレジスタ2-2 に書込む(タイミング3-A)。

【0011】同様に、B(C(I))をロードするため に、タイミング1-BでC(I)が格納されているベク トルレジスタ 2-1を読出し、タイミング 2 - BではC (I)をアドレスとして主記憶部9をアクセスして、タ イミング3-Bでアクセスしたデータを主記憶制御部5 を介してベクトルレジスタ2-3に書込む(タイミング3

【0012】リストベクトルロードを実行して求めたA (C(I)) とB(C(I)) とを加算器 3-1に入力し て(タイミング4-X)加算を行い、結果をベクトルレ 40 ジスタ 2-4に書込む (タイミング 5-X)。次に、加算 結果の格納されているベクトルレジスタ2-4を読出して (タイミング6-S)、この結果を主記憶部9にストア する(タイミング7-S)。

【0013】また、次式のような演算を例にとって動作 を図5のタイミングチャートを参照して説明する。

X (C (I)) = A (I) + B (I)

【0014】図中、タイミング8はベクトルロードを行 うためのアドレスを主記憶部9に送出するタイミングを 示す。タイミング9は主記憶部9からロードしたデータ

【0015】タイミング10はストアすべきデータが格 納されているベクトルレジスタ2-7とアドレスが格納さ れているベクトルレジスタ2-1を同時に読出すタイミン グを、タイミング11は読出されたアドレスに従って主 記憶部9をアクセスしデータを主記憶部9にストアする タイミングを夫々示す(タイミング4、5は上述したも のと同じ)。

【0016】まず、A(I)をロードするために、A (I)をアクセスするためのアドレスを主記憶部9に対 して送出し(タイミング8-A)、ロードしたデータを 10 理装置が得られる。 ベクトルレジスタ2-5に書込む (タイミング9-A)。 同様に、B(I)をベクトルレジスタ2-6にロードする (9711)

【0017】A(I)とB(I)とを被演算データとし て加算器 3-1に入力して(タイミング4-X)演算を行 い、結果をベクトルレジスタ2-7に書込む(タイミング 5-X).

【0018】次に、アドレスデータC(I)が格納され ているベクトルレジスタ2-1とストアすべきデータが格 納されているベクトルレジスタ2-7とを同時に読出し (タイミング10-S)、C(I)をアドレスとして主 記憶部9をアクセスしてストアデータを主記憶部9に書 込む(タイミング11-S)。

【0019】このとき、C(I)にはオール0が格納さ れているために、同一アドレスをアクセスするので、1 個のデータのストアにTc かかる。従って、処理要素数 をNとすると主記憶部9をアクセスしている時間はN* Tc になる。

【0020】上述した従来のベクトル処理装置では、リ ストベクトル命令を実行するためのアドレスが連続して 30 同一の場合でも、各データをロード、ストアするとき に、毎回主記憶部をアクセスするようになっている。同 ーバンクを繰返しアクセスする場合には、サイクルタイ ム毎に1つのデータしかアクセスすることができないの で、同一アドレスが続いた場合の主記憶部アクセスに時 間がかかるという欠点がある。

[0021]

【発明の目的】本発明の目的は、リストベクトル命令実 行時に、主記憶部をアクセスするアドレスが連続して一 致したときには、主記憶部をアクセスしないようにして 処理の高速化を図ったベクトル処理装置を提供すること である。

[0022]

【発明の構成】本発明によれば、データを格納するため のベクトルレジスタ及びこのベクトルレジスタの格納デ ータについて演算処理をなす演算手段を有するベクトル 処理部と、記憶単位である複数のバンクにより構成され た主記憶部とを含み、前記ベクトル処理部から送出され るデータをアドレスとして前記主記憶部をアクセスする 機能を有するベクトル処理装置であって、前記アクセス 50 アドレスのうち連続するアドレスが同一であるか否かを 検出する手段と、前記連続するアドレスが同一であるこ とが検出されたとき、前記連続するアドレスのうち最先 のアドレスについて前記主記憶部をアクセスする手段 と、このアクセスにより前記主記憶部から得られたデー 夕を前記ベクトル処理部へ送出すると共にこのデータを 保持する手段と、この保持データを、前記最先のアドレ スに続く同一アドレスに対応して順次前記ベクトル処理 部へ送出する手段とを含むことを特徴とするベクトル処

4

[0023]

【実施例】次に、本発明の実施例について図面を参照し て説明する。

【0024】図1は本発明の一実施例を示す構成図であ る。図中1はベクトル処理部であり、1つ以上のベクト ルレジスタ2-1~2-8を含み、ベクトルレジスタ2-1~ 2-8はクロスバー4を経由して各演算器3-1~3-4と接 続されている。

【0025】演算器3-1~3-4の演算結果は任意のベク 20 トルレジスタ 2-1~2-8に格納することができ、ベクト ルレジスタ 2-1~2-8は後述する主記憶制御部5を介し て主記憶部9にデータを送ったり主記憶部9からデータ を受取ったりできるようになっている。

【0026】主記憶制御部5内にはアドレス情報登録手 段6とアドレス情報比較手段7とロードデータ制御手段 8とアドレス情報削除手段10とを含む。アドレス情報 登録手段6は複数段で構成されていてベクトル処理部1 から送られてくる主記憶部9をアクセスするためのアド レスを登録する。

【0027】アドレス情報比較手段7はアドレス情報登 録手段6のn段目が保持しているアドレス情報とn-1 段目が保持しているアドレス情報とを比較して結果を出 力する。ロード処理の際に、両者のアドレスが一致した 場合はアドレスが一致したという信号を後述するロード データ制御手段8に対して送出し、このアドレス情報は 主記憶部9には送出しない。また、両者のアドレスが一 致しない場合はこのアドレス情報を主記憶部9に対して 送出し、ロードデータ制御手段に対してはアドレスが一 致しないという信号を送出する。

【0028】また、ストア処理の際に、両者のアドレス が一致した場合はアドレス情報登録手段6のn段目のア ドレス情報をアドレス情報削除手段10に送出し、主記 憶部9に対してはこのアドレスを送出しない。アドレス 情報削除手段10は送られてきたアドレス情報を消滅す

【0029】ロードデータ制御手段8は、一致回数カウ ント手段11と一致回数格納手段12と一致回数減算手 段13とデータ持ち回り手段17とを含む。一致回数カ ウント手段11内の加算レジスタ23には初期値として "0"が格納されている。

【0030】一致回数カウント手段11はアドレス情報 比較手段7よりアドレスが一致したという信号を受取る と、加算レジスタ23の値を+1加算し、一致しないと いう信号を受取ると、一致回数格納手段12に加算レジ スタ23の内容を送るとともに、"0"にセットする。

【0031】一致回数格納手段12は一致回数減算手段 13内の減算レジスタ24が"0"の時に一致回数を送 出する。減算レジスタ24はチェック回路18に対して データを送出した時に-1加算する。

較手段7から送られたアドレス情報で主記憶部9をアク セスして得たデータをレジスタ14に格納する。レジス タ14はセレクタ16にデータを送ると共にレジスタ1 5に対してもデータを送る。セレクタ16はチェック回 路18によってレジスタ14とレジスタ15に格納され ているデータのうちどちらか片方をベクトトル処理部1 に対して送出する。

【0033】図2及び図3は本発明の他の実施例を夫々 示す構成図であるが、図1との違いはロード処理時のア ドレス情報比較手段7の出力結果とロードデータ制御手 段8の2箇所であり、よって図2、3では図1との違い のみを説明する。

【0034】図2において、アドレス情報比較手段7は アドレス情報登録手段6のn段目が保持しているアドレ ス情報とn-1段目が保持しているアドレス情報とを比 較し、アドレスが一致していた場合はn-1段目のアド レス情報を主記憶部9には送出しないが、ロードデータ 制御手段8内の第2のアドレス情報登録手段20に対し ては全アドレス情報を送出する。

【0035】第2のアドレス情報比較手段21は第2の アドレス情報登録手段20のn段目が保持しているアド レス情報とn-1段目が保持しているアドレス情報とを 比較し、アドレスが一致した場合はチェック回路18に "1"を送出し、アドレスが一致しない場合はチェック 回路18に"0"を送出する。

【0036】データ持ち回り手段17内のセレクタ16 はチェック回路18によってレジスタ14とレジスタ1 5に格納されているデータのうちどちらか片方をベクト ル処理部1に対して送出する。

【0037】図3において、アドレス情報比較手段7は アドレス情報登録手段6のn段目が保持しているアドレ ス情報とn-1段目が保持しているアドレス情報とを比 較し、ロードデータ制御手段8内の比較結果格納手段2 2に対してアドレスが一致した場合は"1"を、アドレ スが一致しない場合は"0"を夫々送出する。

【0038】比較結果格納手段22はチェック回路18 に対して比較結果を送り、この結果によりセレクタ16 はレジスタ14とレジスタ15とに格納されているデー 夕のうちどちらか片方をベクトル処理部1に対して送出 する。

【0039】次に、図1~図3に示されているロードデ ータ制御手段8について、ベクトル処理部1から送られ

4, 4, 4, 4, ……) のようなデータであると仮定し て説明する。

てくるアドレスデータが(1, 1, 1, 2, 2, 3,

6

【0040】図7,8は図1におけるロードデータ制御 手段8の動作を説明する図であり、図7は図2、3の実 施例にも共通である。

【0041】アドレス情報比較手段7は一致回数カウン 【0032】データ持ち回り手段17はアドレス情報比 10 ト手段11に対して(不一致,一致,一致,不一致,一 致,不一致,不一致,一致,一致,……)という 信号を送る。図7に示すようにアドレス情報比較手段7 でアドレスの不一致が判るとアドレス情報を主記憶部9 に送出するが、アドレスが一致した場合はアドレス情報 を主記憶に対して送出しないので、クロックa-d-f -gのような間隔で主記憶部9にアドレス情報を送出す ることになる。

> 【0042】主記憶部9はアドレス情報を受け取ると、 一定時間後にレジスタ14に対してロードデータを送出 20 する(クロックk-n-p-qのタイミング)。レジス タ14はセレクタ16にロードデータを送ると共にレジ スタ15にもデータを送る。

【0043】一致回数カウント手段11は不一致信号を 受取ると、加算レジスタ23の値を"0"にし、一致信 号を受取ると、+1カウンタで一致回数を算出する。そ の結果、一致回数格納手段12には(2,1,0,3, ……)がセットされる。

【0044】まず、減算レジスタ24は"2"を読出す と、次のクロックでチェック回路18に"2"を送ると 30 同時にこのデータを-1カンウタで減算する。減算レジ スタ24が"0"になりチェック回路18にデータを送 ると同時に、一致回数格納手段12は次のデータ(1) を減算レジスタ24に送出する。

【0045】セレクタ16は、チェック回路18内のデ ータが"0"の時は、レジスタ14に格納されているデ ータをロードデータとしてベクトル処理部1に送出す る。また、チェック回路18内のデータが"1"の時 は、レジスタ15に格納されているデータをロードデー タとしてベクトル処理部1に送出する。

【0046】図8には、チェック回路18内のデータと セレクタ16が選択するロードデータの関係を示す。 尚、図において1′~4′はアドレス1~4に対するロ ードデータを示している。

【0047】次に、図2におけるロードデータ制御手段 8を説明する。アドレス情報比較手段7はアドレスの一 **致/不一致に限らず全てのアドレス情報を第2のアドレ** ス情報登録手段20に送出するので、第2のアドレス情 報登録手段20には、(1, 1, 1, 2, 2, 3, 4, 4, 4, 4, ……) が登録される。

50 【0048】このアドレス情報を基に、第2のアドレス

情報比較手段21は、アドレスが一致した場合は"1" を、アドレスが一致しない場合は"0"を、チェック回 路18に夫々送出する。セレクタ16はチェック回路1 8内のデータが"0"の時はレジスタ14に格納されて いるデータを、チェック回路18内のデータが"1"の 時はレジスタ15に格納されているデータを夫々ロード データとしてベクトル処理部1に送出する。図9にチェ ック回路18内のデータとセレクタ16が選択するロー ドデータとの関係を示す。

【0049】最後に、図3におけるロードデータ制御手 10 段8を説明する。アドレス情報比較手段7はアドレスが 一致した場合には、"1"を、アドレスが一致しない場

X (I) = A (C (I)) + B (C (I))

ここで、ベクトルレジスタ2-1にはC(I)が格納され ていてデータはオール0であると仮定する。

【0052】図中、タイミング1はアドレスが格納され ているベクトルレジスタ2-1の読出しを示し、タイミン グ2はベクトルレジスタ2-1の内容に従い主記憶制御部 5を介して主記憶部9をアクセスするタイミングを示 し、タイミング3は主記憶部9からロードしたデータを 20 ジスタに書込むタイミングを示す。 主記憶制御部9を介してベクトルレジスタに書込むタイ ミングを示す。

【0053】タイミング4は加算器3-1に被演算データ を入力するタイミングを、タイミング5は加算結果をベ クトルレジスタに書込むタイミングを示す。更に、タイ ミング6では、演算結果をベクトルレジスタから読出し てタイミング7で主記憶制御部5を介して主記憶部9に 結果を格納する。

【0054】まず、A(C(I))をロードするため に、C(I)が格納されているベクトルレジスタ 2-1を 読出し(タイミング1-A)、C(I)の中でアドレス 情報比較手段7によってアドレス不一致と検出されたア ドレス情報のみを主記憶部9に送出する(タイミング2 -A)。次に、セレクタ16で選択されたロードデータ をベクトルレジスタ2-2に書込む(タイミング3-A) .

【0055】同様に、B(C(I))をロードするため に、タイミング1-BでC(I)が格納されているベク トルレジスタ 2-1を読出し、タイミング 2 - BではC (I) の中でアドレス情報比較手段 7 によってアドレス 40 イミング 10-S)。 不一致と検出されたアドレス情報のみを主記憶部9に送 出し、セレクタ16によって選択されたロードデータを ベクトルレジスタ2-3に書込む(タイミング3-B)。 【0056】リストベクトルロードを実行して求めたA (C(I)) とB(C(I)) とを加算器 3-1に入力し て(タイミング4-X)加算を行い、結果をベクトルレ ジスタ2-4に書込む (タイミング5-X)。次に、加算 結果が格納されているベクトルレジスタ2-4を読出して (タイミング6-S) 結果を主記憶部9にストアする (タイミング7-S)。

合には"0"を比較結果格納手段22に夫々送出する。 比較結果格納手段22はアドレス情報比較手段7から送 られてきた比較結果をチェック回路18に送出する。

8

【0050】セレクタ16はチェック回路18内のデー タが"0"の時はレジスタ14に格納されているデータ を、チェック回路18内のデータが"1"の時はレジス タ15に格納されているデータを夫々ロードデータとし てベクトル処理部1に送出する。図9にチェック回路1 8内のデータとセレクタ16が選択するロードデータの 関係を示す。

【0051】次式のような演算を例にとってリストペク トルの動作タイミングチャートを図6に示す。

(I は整数)

【0057】また、次式のような演算を例にとってその 動作をタイミングチャートを同じく図6に示す。

X (C (I)) = A (I) + B (I)

図中、タイミング8はベクトルロードを行うためのアド レスを主記憶部9に送出するタイミングを示す。タイミ ング9は主記憶部9からロードしたデータをベクトルレ

【0058】タイミング10はストアすべきデータが格 納されているベクトルレジスタ2-7とアドレスが格納さ れているベクトルレジスタ2-1を同時に読出すタイミン グを、タイミング11は読出されたアドレスに従って主 記憶部9をアクセスレデータを主記憶部9にストアする タイミングを示す(タイミング4、5は上述したものと 同じ)。

【0059】まず、A(I)をロードするために、A (I) をアクセスするためのアドレスを主記憶部9に対 30 して送出し(タイミング8-A)、ロードしたデータを ベクトルレジスタ2-5に書込む(タイミング9-A)。 同様に、B(I)をベクトルレジスタ2-6にロードする $(94 + 2 \times 78 + 2 \times$

【0060】A(I)とB(I)とを被演算データとし て加算器 3-1に入力して(タイミング4-X) 演算を行 い、結果をベクトルレジスタ2-7に書込む(タイミング 5-X)。次に、アドレスデータC(I)が格納されて いるベクトルレジスタ 2-1とストアすべきデータが格納 されているベクトルレジスタ2-7とを同時に読出す(タ

【0061】 この時、C(I) の中でアドレス情報比較 手段7によって、アドレス削除手段10で削除されたア ドレス情報以外を主記憶部9に送出しこのアドレスに対 応するストアデータを主記憶部9に書込む (タイミング 11-S).

[0062]

【発明の効果】以上説明したように本発明によれば、リ ストベクトルロードの実行の際、アドレスデータが一致 する場合に一致したアドレス情報は主記憶部へは送出し 50 ないので、主記憶部へのアクセスが減ることになり、よ

ってリストベクトルロードを高速に処理することができる。

【0063】また、リストベクトルストアの実行の際には、一致しているアドレスの中で最後のアドレスとストアデータのみを主記憶部へ送出するので主記憶部へのアクセスが減るため、リストベクトルストアを高速に処理することができる。

【図面の簡単な説明】

- 【図1】本発明の一実施例のブロック図である。
- 【図2】本発明の他の実施例のブロック図である。
- 【図3】本発明の更に他の実施例のブロック図である。
- 【図4】従来のベクトル処理装置の概略を示すプロック 図である。
- 【図5】従来のベクトル処理装置の動作を示すタイミングチャートである。
- 【図6】本発明の実施例の動作を示すタイミングチャートである。
- 【図7】本発明の実施例の動作において、主記憶部アク セスのタイミングを示す図である。
- 【図8】セレクタ16の選択条件の一例を示す図である
- 【図9】セレクタ16の選択条件の他の例を示す図であ

る。


【符号の説明】

- 1 ベクトル処理部
- 2-1~2-8 ベクトルレジスタ


10

- 3-1~3-4 演算器
- 5 主記憶制御部
- 6,20 アドレス情報登録手段
- 7,21 アドレス情報比較手段
- 8 ロードデータ制御手段
- 10 9 主記憶部
 - 10 アドレス情報削除手段
 - 11 一致回数カウント手段
 - 12 一致回数格納手段
 - 13 一致回数減算手段
 - 14, 15 レジスタ
 - 16 セレクタ
 - 17 データ持ち回り手段
 - 18 チェック回路
 - 22 比較結果格納手段
- 20 23 加算レジスタ
 - 24 減算レジスタ

【図4】



【図7】



【図8】


7	チェイフ 回路 18の アータ	127.9 14月 07.9	レジスタ 15内 クデ・タ	EU19 16確 択移 データ
k	0	1'	X	.1"
£	2	X	.1'	1'
3	1	X	1′.	1′
ב	0	2′	1.	2
0	1	X	2"	2"
Р	0	3′	2'	3'
q	0	4'	3'	4'
Г	3	X	4"	4"
5	2	X	4'	4

1 1 X 4' 4'


【図9】

2027	たック 国路 Bの デ-タ	レジスタ 14内 のデタ	レンスタ 15円 のゲータ	U179 167限 択する データ
k	0	1	Х	1"
1	1	X	1'	1
E	-	X	1'	1
\Box	0	2'	1	2
0	1	X	2'	2"
P	0	3'	2'	3′
9	0	4'	3′	4"
r	1	X	4'	4'
S	1	X	4'	4"
t	1	X	4"	4-


【図1】




[図2]



【図3】



91:277.11



[図6]

